富士通将45nm工艺的布线延迟降低14％

首页 > 国际新闻 > 富士通将45nm工艺的布线延迟降低14％

搜索新闻

请输入关键字：

按栏目：国内新闻 | 国际消息 | 企业新闻 | 发布新闻>>

富士通将45nm工艺的布线延迟降低14％

富士通将45nm工艺的布线延迟降低14％ (2007-06-11)

富士通公布了面向45nm工艺的布线层整合结果。大多数LSI厂商一般都在过孔周边和布线周边采用不同的绝缘膜，而富士通则采用了相同的材料。该公司表示，通过使用超薄势垒金属形成技术等，可将ITRS2006上公布的45nm工艺的布线延迟值降低14％（演讲编号：9.4，StrategiesofRCDelayReductionin45nmBEOLTechnology）。

绝缘膜采用相对介电常数仅为2.25的、名为NCS（nano-clusteringsilica）的材料。目前，实际相对介电常数在硬掩膜及CAP膜的影响下变为2.7。而该公司表示，通过改进硬掩膜等，实际相对介电常数能够进一步降低。关于布线电阻，通过使布线形成均一的超薄势垒金属布线得以降低。势垒金属的形成是通过金属本身对过孔底部进行重复溅射的方法实现的。

另外，布线层的可靠性也得到了确认。通过TDDB（time-dependentdielectricbreakdown）测定，结果显示可靠性可达到10年以上。在NCS蚀刻时，通过优化条件抑制了损伤，为确保可靠性做出了贡献。

浏览: 734

本新闻由会员自行发布,注册会员即可发布企业新闻.